ChangXin Memory Technologies (CXMT), il principale produttore cinese di memorie DRAM, ha annunciato progressi nello sviluppo di una nuova architettura di celle di memoria denominata 4F², progettata per aumentare la densità di archiviazione riducendo la superficie di silicio necessaria a ciascuna cella. Il presidente Cao Kanyu ha comunicato durante una conferenza di settore a Shanghai che la società intende presentare entro la fine del 2026 un prodotto di memoria destinato ai server e basato sulla nuova architettura. La tecnologia si propone come alternativa alle configurazioni DRAM tradizionali di tipo 6F², nelle quali l’area occupata dalla singola cella corrisponde idealmente a sei volte il quadrato della dimensione minima caratteristica del processo litografico. Nella configurazione 4F², la stessa relazione scende a quattro volte tale valore, consentendo teoricamente una riduzione di un terzo della superficie della cella, a parità di parametro tecnologico. L’obiettivo industriale è aumentare il numero di celle realizzabili su una determinata area del wafer, migliorando la capacità dei dispositivi e riducendo potenzialmente il costo di produzione per bit.
La soluzione annunciata da CXMT utilizza una configurazione del transistor definita Vertical Surrounding Gate, nella quale la struttura di controllo del canale viene sviluppata verticalmente e il gate circonda la regione di conduzione. Questo approccio permette di modificare la disposizione geometrica degli elementi elettronici rispetto ai transistor planari tradizionali e affrontare alcune difficoltà introdotte dalla progressiva miniaturizzazione, fra cui le correnti di dispersione e il controllo elettrostatico del canale. In una cella DRAM, il mantenimento della carica elettrica è fondamentale per conservare correttamente l’informazione tra un ciclo di refresh e quello successivo. La riduzione delle dimensioni deve quindi essere accompagnata da soluzioni che limitino le dispersioni e garantiscano tempi di conservazione compatibili con il funzionamento della memoria. L’impiego di transistor verticali con controllo avvolgente rappresenta il tentativo di raggiungere questi obiettivi occupando un’area inferiore sulla superficie del circuito.
L’architettura 4F² è oggetto di ricerca anche presso i principali produttori internazionali di memorie, compresi Samsung Electronics e SK Hynix, ma la riduzione teorica dell’area della cella non determina automaticamente un analogo incremento della capacità produttiva effettiva. Il risultato dipende dalla possibilità di fabbricare strutture sufficientemente uniformi, controllare i difetti e ottenere rese produttive economicamente sostenibili. CXMT non ha ancora pubblicato dati verificati sulle rese industriali dei nuovi dispositivi 4F², né informazioni sufficienti per stabilire con precisione la capacità, il consumo energetico e le prestazioni dei prodotti server previsti. La commercializzazione entro la fine dell’anno rimane pertanto un obiettivo annunciato, distinto dalla produzione in grandi volumi di dispositivi già qualificati dai clienti.
Lo sviluppo della nuova architettura si affianca all’espansione della piattaforma DRAM di quinta generazione G5, di cui CXMT ha annunciato la produzione di massa nel settembre 2026. Il processo viene utilizzato anche per dispositivi LPDDR5X da 24 gigabit e presenta, secondo le specifiche comunicate dall’azienda, un active-area half-pitch di 11,95 nanometri. Con questa espressione si indica una misura della geometria delle strutture attive utilizzata per caratterizzare la densità del processo di fabbricazione. CXMT dichiara che G5 permette di produrre almeno il 50% di die in più per wafer rispetto alla generazione precedente, aumentando la quantità di circuiti ottenibili dalla medesima superficie di silicio. Il dato riguarda il confronto fra le piattaforme industriali dell’azienda e non equivale necessariamente a un miglioramento proporzionale della resa dei dispositivi finiti, che dipende anche dalle caratteristiche dei singoli chip e dalla percentuale di unità prive di difetti.
Nel corso dello stesso mese CXMT ha inoltre annunciato l’avvio della produzione di massa delle memorie LPDDR6, con una prima applicazione commerciale nello smartphone pieghevole Xiaomi 18 Fold. I dispositivi raggiungono, secondo i valori dichiarati, velocità di trasferimento massime di 12.800 megabit al secondo. I test interni della società indicano un incremento della larghezza di banda fino al 60% e una riduzione del consumo energetico fino al 20% rispetto alla precedente generazione LPDDR5X. Le memorie LPDDR sono progettate per sistemi nei quali efficienza energetica, ingombro e larghezza di banda rappresentano requisiti centrali, mentre il prodotto DRAM 4F² annunciato per la fine dell’anno si rivolge specificamente all’infrastruttura server. Le due iniziative appartengono quindi a segmenti applicativi differenti, ma utilizzano lo sviluppo dei processi di fabbricazione e delle architetture di memoria per aumentare la densità e le prestazioni dei dispositivi.
L’espansione tecnologica avviene in una fase di forte crescita industriale e finanziaria di CXMT. La società ha raccolto circa 8,6 miliardi di dollari attraverso la quotazione alla Borsa di Shanghai nel luglio 2026 e nel secondo trimestre ha raggiunto una quota del 9,5% dei ricavi mondiali del mercato DRAM. Questi risultati accompagnano l’aumento della capacità produttiva cinese e il progressivo ampliamento del portafoglio di memorie, ma non eliminano il divario ancora presente rispetto ai principali produttori sudcoreani nel segmento High Bandwidth Memory (HBM). Le memorie HBM, utilizzate in particolare negli acceleratori AI, richiedono tecnologie di impilamento dei die, interconnessioni ad altissima densità e integrazione avanzata con i processori, caratteristiche che non derivano automaticamente dall’adozione di una cella DRAM più compatta. Samsung e SK Hynix mantengono quindi posizioni tecnologiche consolidate nel segmento HBM, mentre CXMT concentra le novità annunciate sull’aumento della densità delle DRAM e sull’introduzione di nuove generazioni LPDDR.
La comunicazione dei progressi sulla struttura 4F² ha avuto ripercussioni anche sui mercati finanziari. Il 13 ottobre 2026, i titoli Samsung Electronics e SK Hynix hanno registrato ribassi superiori al 7% sul mercato sudcoreano, mentre Micron Technology ha subito pressioni nelle contrattazioni statunitensi. Il movimento si è verificato in un contesto di preoccupazioni riguardanti la sostenibilità degli investimenti nelle infrastrutture per l’intelligenza artificiale e la futura concorrenza nel settore delle memorie. La domanda dei datacenter AI ha sostenuto i prezzi delle DRAM e incoraggiato i produttori ad ampliare la capacità industriale; l’eventuale disponibilità commerciale di nuove celle ad alta densità potrebbe modificare le condizioni di offerta, purché i vantaggi geometrici annunciati si traducano in volumi produttivi e rese sufficienti. Il passaggio decisivo per CXMT sarà quindi la dimostrazione della fabbricazione industriale delle celle 4F² e il rilascio dei prodotti server annunciati entro il 2026, per i quali non sono ancora disponibili risultati indipendenti di qualificazione.
Questo articolo è stato redatto con il supporto di strumenti di intelligenza artificiale (AI)