TSMC avrebbe avviato lo sviluppo di una nuova tecnologia di packaging avanzato basata su piccoli ponti di silicio, con l’obiettivo di offrire un’alternativa alla tecnologia EMIB di Intel e ampliare la capacità disponibile per i processori destinati all’intelligenza artificiale. Il progetto viene indicato internamente come “EMIB-Like” ed è ancora in una fase iniziale, senza una data definita per l’eventuale introduzione commerciale.
Lo sviluppo sarebbe condotto insieme a Kinsus Interconnect Technology, produttore taiwanese specializzato nei substrati utilizzati nei package dei semiconduttori. Kinsus dovrebbe contribuire alla progettazione e alla produzione del substrato e delle strutture necessarie a integrare i ponti di silicio attraverso i quali vengono collegati chip logici e memorie ad alta larghezza di banda. TSMC avrebbe già discusso la tecnologia con alcuni clienti interessati.
Il packaging avanzato consente di collocare nello stesso involucro più chiplet, processori e stack di memoria HBM, mantenendo collegamenti ad alta velocità e riducendo la distanza percorsa dai dati. Questa caratteristica è particolarmente importante negli acceleratori AI, nei quali la disponibilità di memoria e la velocità di comunicazione tra GPU e HBM possono condizionare le prestazioni dell’intero sistema.
TSMC utilizza attualmente soprattutto la famiglia CoWoS per i chip ad alte prestazioni prodotti per clienti come Nvidia e Google. CoWoS integra più componenti attraverso un interposer o altri livelli di collegamento ad alta densità e viene proposto nelle varianti CoWoS-S, CoWoS-R e CoWoS-L. La piattaforma è entrata in produzione nel 2012 ed è stata progressivamente ampliata per ospitare package più grandi, un maggior numero di chiplet e più stack di memoria HBM.
La crescita della domanda di acceleratori AI ha però sottoposto la capacità produttiva di CoWoS a una forte pressione. TSMC continua ad ampliare gli impianti dedicati, ma la disponibilità del packaging avanzato rimane uno degli elementi che possono limitare il numero di processori consegnabili ai clienti. Il nuovo sistema potrebbe affiancare CoWoS e offrire una struttura più adatta a package particolarmente grandi e complessi.
EMIB adotta un’impostazione differente rispetto ai sistemi che utilizzano un grande interposer di silicio sotto l’intero package. La tecnologia di Intel inserisce piccoli ponti di silicio soltanto nelle aree nelle quali è necessario creare collegamenti molto densi tra i diversi die. In questo modo è possibile integrare lateralmente chiplet logici, memorie e altri componenti, evitando di estendere il silicio di collegamento a tutta la superficie del package.
Questa struttura può risultare utile per processori composti da numerosi chip di grandi dimensioni. Nvidia starebbe valutando EMIB per una futura piattaforma AI formata da quattro GPU integrate nello stesso package, mentre Google avrebbe sottoposto la tecnologia di Intel a diversi mesi di verifiche in vista del possibile packaging di oltre tre milioni di processori proprietari nel 2028. Al momento si tratta di programmi riportati da fonti di settore e non di piani commerciali confermati direttamente dalle aziende coinvolte.
L’interesse di clienti già legati a TSMC non implica necessariamente il trasferimento a Intel anche della produzione dei chip. Le aziende possono affidare la fabbricazione dei wafer a una società e le fasi di assemblaggio e packaging a un’altra. Per TSMC, tuttavia, disporre di una soluzione basata su ponti di silicio consentirebbe di mantenere all’interno della propria offerta un maggior numero di configurazioni e di ridurre la necessità dei clienti di ricorrere a fornitori esterni.
Il progetto dovrebbe quindi affiancare, anziché sostituire immediatamente, le tecnologie CoWoS esistenti. TSMC sta già aumentando le dimensioni degli interposer e sviluppando varianti basate su livelli di ridistribuzione e collegamenti locali in silicio, mentre la nuova architettura potrebbe essere utilizzata per costruire package AI ancora più estesi senza ricorrere a un unico interposer di grandi dimensioni.
Lo sviluppo resta comunque nelle fasi preliminari. Non sono stati comunicati il nome commerciale, le specifiche dei collegamenti, la capacità produttiva prevista o i primi clienti, e non è ancora possibile stabilire quando la tecnologia potrà essere impiegata nei processori destinati al mercato.