Weebit Nano ha avviato il Weebit Matrix In-Memory Compute Research Program, un’iniziativa destinata a mettere a disposizione di ricercatori accademici e industriali dispositivi hardware basati su memorie resistive ReRAM per sperimentare architetture di calcolo nelle quali una parte delle operazioni di intelligenza artificiale viene eseguita direttamente nella memoria. Il programma introduce kit di ricerca costruiti attorno a una matrice crossbar di 32 × 32 celle, utilizzabile per studiare operazioni come la moltiplicazione tra vettori e matrici, le convoluzioni e l’elaborazione mediante reti neurali impulsive, o spiking neural networks. L’obiettivo è verificare sperimentalmente il comportamento di una tecnologia che potrebbe ridurre il trasferimento continuo di informazioni tra memoria e processore, uno dei fattori che contribuiscono al consumo energetico e alla latenza nei sistemi di inferenza. Matrix non costituisce ancora un acceleratore commerciale completo, ma una piattaforma sperimentale destinata alla valutazione di architetture di calcolo alternative, con particolare interesse per applicazioni edge caratterizzate da limitazioni di alimentazione e dissipazione termica.
Le memorie ReRAM, acronimo di Resistive Random-Access Memory, conservano informazioni mediante stati di resistenza elettrica programmabili. Nella tecnologia sviluppata da Weebit, le celle comprendono uno strato di commutazione a base di ossidi collocato tra elettrodi, la cui configurazione conduttiva viene modificata applicando opportuni livelli di tensione. Lo stato memorizzato persiste senza alimentazione continua, rendendo la memoria non volatile. Questa proprietà può essere utilizzata non soltanto per conservare dati, ma anche per rappresentare i pesi di una rete neurale attraverso la conduttanza delle celle e sfruttare le risposte elettriche della matrice per effettuare operazioni matematiche. Nelle architetture convenzionali i pesi vengono trasferiti ripetutamente attraverso la gerarchia di memoria fino alle unità di elaborazione, mentre il paradigma in-memory computing permette di svolgere alcune operazioni direttamente dove tali pesi sono conservati. La riduzione dei movimenti di dati può risultare particolarmente interessante nei sensori intelligenti, nelle apparecchiature industriali e nei sistemi di elaborazione distribuita, anche se le attività di controllo, conversione dei segnali e comunicazione continuano a richiedere componenti esterne alla matrice.
Il programma Matrix comprende due configurazioni. Matrix IMC Evaluation Package mette a disposizione una scheda di valutazione con accesso diretto alle risorse hardware, mentre Matrix IMC Quick-Start Package aggiunge un sottosistema FPGA programmabile e codice di esempio, permettendo di sperimentare soluzioni ibride che combinano elaborazione nella memoria e circuiti digitali tradizionali. Entrambi i pacchetti includono campioni di chip confezionati, documentazione e una scheda IMC dotata di socket. I ricercatori potranno utilizzare questa piattaforma per esaminare metodi di programmazione delle celle, algoritmi di intelligenza artificiale e architetture neuromorfiche. I partecipanti saranno inoltre chiamati a condividere risultati e osservazioni con Weebit, contribuendo all’evoluzione della tecnologia. L’azienda non ha comunicato il prezzo dei kit, il numero previsto di progetti ammessi o una data di disponibilità di un eventuale acceleratore commerciale.
Tra i risultati preliminari associati alla tecnologia ReRAM figura una valutazione realizzata da un’azienda statunitense non identificata, attiva nello sviluppo di hardware AI resistente alle radiazioni. Lo studio ha considerato un’applicazione di classificazione delle immagini basata su una rete neurale convoluzionale personalizzata, confrontando un’architettura in-memory con una GPU NVIDIA GeForce RTX 4090 e una piattaforma FPGA Xilinx ZCU104. Sulla base di misurazioni effettuate su una matrice ReRAM di Weebit e di successive proiezioni mediante modelli applicativi, lo studio ha stimato un consumo energetico circa 80 volte inferiore rispetto alla GPU e 13 volte inferiore rispetto alla FPGA. La comunicazione aziendale richiama inoltre una possibile riduzione della latenza prossima a un fattore 100. Questi valori si riferiscono tuttavia al carico di lavoro considerato e a proiezioni di sistema, non a misurazioni indipendenti di un acceleratore Matrix commerciale completo. Le attività sperimentali dovranno quindi verificare contemporaneamente accuratezza, consumo energetico e tempi di esecuzione, considerando anche i circuiti ausiliari necessari al funzionamento.
Il programma si collega alle precedenti collaborazioni di Weebit con CEA-Leti e alle dimostrazioni di reti neurali impulsive basate su ReRAM effettuate già nel 2019. Tra gli ambiti di ricerca figurano anche le architetture eterogenee e i dispositivi destinati ad ambienti operativi difficili, nei quali la possibile resistenza alle radiazioni rappresenta una proprietà da verificare rispetto alle specifiche applicative. Weebit presenterà dimostrazioni della piattaforma Matrix IMC a electronica 2026, in programma a Monaco di Baviera dal 10 al 13 novembre, presso il padiglione C2, stand 637. L’accesso ai kit è riservato a ricercatori qualificati, le cui candidature vengono valutate in base alla coerenza dei progetti con gli obiettivi del programma. La fase avviata riguarda quindi la validazione delle prestazioni su hardware reale, necessaria per stabilire in quali condizioni le memorie resistive possano offrire vantaggi misurabili rispetto alle architetture tradizionali.
Questo articolo è stato redatto con il supporto di strumenti di intelligenza artificiale (AI)