Huawei ha illustrato i risultati ottenuti con Kirin 2026, un processore mobile di nuova generazione basato su un’architettura chiamata LogicFolding, progettata per aumentare prestazioni ed efficienza energetica intervenendo sulla disposizione fisica dei circuiti invece di affidarsi esclusivamente alla miniaturizzazione del processo produttivo. Il progetto punta a superare uno dei limiti più rilevanti per l’industria cinese dei semiconduttori: l’accesso ristretto alle macchine litografiche EUV necessarie per produrre chip ai nodi più avanzati.
Il nuovo chip utilizza lo stesso processo produttivo del precedente Kirin 9030 Pro, ma Huawei dichiara un incremento del 55% nella densità dei transistor ottenuto attraverso la riorganizzazione tridimensionale della logica interna. L’idea non consiste nel ridurre ulteriormente le dimensioni dei transistor, ma nel ripiegare e sovrapporre porzioni del circuito in modo da accorciare i percorsi che collegano le unità logiche, ridurre le distanze percorse dai segnali e sfruttare meglio la superficie disponibile sul die.
Il cuore della soluzione è una struttura definita Double-layer Folding, nella quale la logica viene distribuita su due livelli con connessioni ottimizzate tra i blocchi funzionali. Secondo i dati comunicati da Huawei, questa configurazione riduce di circa il 30% la lunghezza delle interconnessioni, dimezza il numero dei clock buffer necessari alla distribuzione del segnale di sincronizzazione e riduce del 25% il clock skew, cioè la differenza temporale con cui il segnale di clock raggiunge le varie parti del chip. In un processore moderno, questi elementi incidono direttamente su consumi, stabilità operativa e frequenza massima raggiungibile.
L’effetto dichiarato riguarda soprattutto il rapporto tra potenza assorbita e prestazioni. A 25 gradi e con tensione di 0,9 volt, Kirin 2026 dovrebbe mantenere prestazioni comparabili al Kirin 9030 Pro riducendo il consumo energetico del 41%, con una diminuzione del 5,6% della densità di potenza. Questo risultato è rilevante perché la riduzione dei percorsi elettrici limita resistenza e capacità parassite, due fattori che aumentano la dispersione energetica e rendono più complesso mantenere frequenze elevate nei chip ad alta integrazione.
Huawei collega l’architettura LogicFolding a una visione più ampia chiamata Tau Scaling Law. Il concetto propone di affiancare o sostituire parzialmente la logica tradizionale della Moore’s Law, fondata sulla riduzione continua delle dimensioni dei transistor, con un modello che ottimizza la velocità e l’efficienza del movimento dei dati all’interno del processore. In questa impostazione, il miglioramento non dipende soltanto dal nodo produttivo, ma dalla capacità di ridurre il costo fisico della comunicazione tra unità logiche, cache, controller e blocchi di elaborazione.
Il percorso verso una struttura a più livelli presenta comunque difficoltà rilevanti. L’aumento della densità e la sovrapposizione dei circuiti possono aggravare la dissipazione termica, rendere più complessa la distribuzione dell’alimentazione e abbassare le rese produttive se il packaging, i materiali e gli strumenti di progettazione non sono adeguati. Huawei riconosce che saranno necessari nuovi tool di progettazione, standard, benchmark e modelli economici per trasformare il concetto in una piattaforma industriale estesa.
L’obiettivo dichiarato è far evolvere LogicFolding da una struttura a due livelli verso configurazioni con tre o quattro layer, aumentando ulteriormente la densità dei circuiti e riducendo le distanze interne. Huawei ritiene che questo approccio possa avvicinare entro il 2031 densità equivalenti a quelle associate ai processi da 1,4 nanometri, senza utilizzare litografia EUV. Kirin 2026 rappresenta quindi un tentativo di spostare la competizione sui semiconduttori dalla sola corsa al nodo produttivo verso l’architettura fisica del chip, con un modello in cui layout tridimensionale, segnalazione interna e gestione della potenza diventano variabili centrali per recuperare margini di prestazione.