Tagliata fuori dall’accesso alle litografie EUV di ASML per effetto dei controlli all’export statunitensi, Huawei ha scelto di non rincorrere TSMC sul suo stesso terreno e ha presentato a Shanghai, durante l’IEEE International Symposium on Circuits and Systems, un’architettura proprietaria chiamata LogicFolding accompagnata da un nuovo principio di scalabilità battezzato Tau Scaling Law. Il piano dichiarato è arrivare al nodo equivalente a 1,4 nanometri entro il 2031, soltanto tre anni dopo l’obiettivo di produzione di massa fissato da TSMC per il 2028, e farlo senza accesso ai macchinari oggi considerati indispensabili per qualsiasi processo sotto i 5 nanometri.
L’idea ingegneristica al centro di LogicFolding ribalta l’assunto su cui si è retta l’industria dei semiconduttori per mezzo secolo. Invece di puntare sulla riduzione fisica del transistor, che è il vincolo dove la mancanza di EUV pesa di più, l’architettura lavora sull’organizzazione interna del chip: la disposizione dei blocchi logici, la geometria delle interconnessioni, la velocità con cui i dati si muovono da un’unità computazionale all’altra. La metrica di riferimento smette di essere la densità di transistor per millimetro quadrato e diventa il tempo di propagazione del segnale, da cui il nome Tau Scaling Law, dove tau rimanda al ritardo come grandezza da minimizzare. La promessa è ottenere una densità transistor effettiva equivalente a un processo 1,4 nanometri senza dover effettivamente stampare strutture di quella dimensione, agendo sul piano architetturale anziché su quello litografico.
Il personaggio chiave di questa traiettoria è He Tingbo, responsabile del business semiconduttori di Huawei e figura ormai mitologica nell’industria cinese, dove viene chiamata la regina dei chip. Reclutata nel 2003 con un budget annuale da quattrocento milioni di dollari per costruire da zero una capacità di progettazione autonoma, è stata l’artefice della creazione di HiSilicon nel 2004 e si è trasformata nel volto della strategia di sopravvivenza tecnologica dopo le sanzioni del 2019. Nel keynote ha parlato di sei anni di lavoro e di 381 chip già prodotti applicando questo approccio, presentandolo non come un’estensione del paradigma esistente ma come un cambio di paradigma vero e proprio, una risposta alla saturazione della legge di Moore e ai costi sempre più insostenibili della miniaturizzazione spinta.
Il primo banco di prova commerciale sarà il chip Kirin destinato agli smartphone Huawei in arrivo nell’autunno di quest’anno, che inaugurerà l’uso dell’architettura LogicFolding in un prodotto di consumo. Subito dopo l’adozione si estenderà alla famiglia Ascend per l’AI e ai cluster di chip per data center, la linea che sta beneficiando maggiormente del vuoto lasciato da Nvidia nel mercato cinese, al punto che Jensen Huang ha pubblicamente riconosciuto che il segmento è ormai sostanzialmente in mano a Huawei. La reazione dei mercati alla presentazione è stata immediata: l’indice STAR50 di Shanghai ha toccato un massimo storico, le azioni della foundry partner SMIC sono salite oltre il 18 per cento e Hua Hong Semiconductor ha raggiunto il limite massimo giornaliero di rialzo.
Restano nodi tecnici tutt’altro che secondari. Ottenere prestazioni, resa produttiva ed efficienza energetica al livello dei leader globali aggirando la miniaturizzazione fisica significa scaricare il problema su altri assi del progetto, e qui pesano la gestione termica, la scarsità di strumenti EDA aggiornati a disposizione dei progettisti cinesi e la complessità dell’integrazione di questi chip in server AI di larga scala, dove la latenza di sistema e la banda di interconnessione tra rack diventano i veri colli di bottiglia. Resta da capire quanto della densità equivalente promessa si traduca in throughput effettivo sui carichi reali di addestramento e inferenza, e quanto invece sia un guadagno teorico difficile da mantenere fuori dai benchmark di laboratorio.
Quello che emerge con chiarezza è il riposizionamento strategico: di fronte a una barriera tecnologica che non può essere abbattuta con gli strumenti esistenti, Huawei sta provando a riscrivere le regole secondo cui si misura un nodo di processo. Se la Tau Scaling Law dovesse reggere all’urto del mercato, l’effetto non sarebbe soltanto colmare il gap con TSMC, ma introdurre un secondo metro di paragone accanto a quello tradizionale, dove la competizione non si gioca più sui nanometri ma sui picosecondi di latenza interna.