Home / Hardware AI / Cerebrus di Cadence Design Systems il machine learning nella progettazione di chip 

Cerebrus di Cadence Design Systems il machine learning nella progettazione di chip 

Cadence Design Systems lancia il machine learning Cerebrus per la progettazione di chip 

Era solo questione di tempo prima che il machine learning trasformasse il mondo della progettazione dei chip. Cadence Design Systems , che crea strumenti di progettazione utilizzati dagli ingegneri per creare chip, lo sta utilizzando per rendere gli ingegneri di chip molto più produttivi con il suo strumento di apprendimento automatico Cerebrus Intelligent Chip Explorer .

L’automazione della progettazione dei chip (automazione della progettazione elettronica, o EDA) si è evoluta per decenni, con una gerarchia di strumenti che operano a diversi livelli di astrazione. Cadence è nata nel 1988 con l’obiettivo di utilizzare i vantaggi dell’informatica per progettare la prossima generazione di chip di elaborazione. Ma gli ingegneri hanno trovato sempre più difficile stare al passo con gli intricati progetti di chip che hanno miliardi di interruttori on-off, doppiati transistor. Il processo di progettazione è diventato come cercare di tenere traccia di tutte le formiche del pianeta.

 
Con l’apprendimento automatico, Cadence Design Systems è stata in grado di aggiungere un ulteriore livello di automazione agli strumenti di automazione della progettazione che gli ingegneri utilizzano da molti anni, ha affermato Kam Kittrell, direttore senior del gruppo di gestione dei prodotti nel Digital & Signoff Group di Cadence. in un’intervista con VentureBeat.

I risultati sono davvero fantastici. Con l’apprendimento automatico, l’azienda può ottenere una produttività 10 volte migliore per ingegnere utilizzando gli strumenti di progettazione. E possono ottenere miglioramenti del 20% in più di potenza, prestazioni e area del chip. Questo è un enorme guadagno che potrebbe in definitiva rendere ogni chip più conveniente, affidabile e più veloce di quanto sarebbe stato altrimenti, ha detto Kittrell. Ciò potrebbe significare miliardi di dollari risparmiati.

Questo tipo di aumento della produttività è necessario poiché la legge di Moore, il metronomo dell’industria dei chip, ha iniziato a rallentare. La legge prevede che le prestazioni dei chip raddoppieranno ogni due anni, ma ultimamente i guadagni derivanti dal passaggio a una nuova generazione di produzione sono stati limitati, poiché stiamo entrando nella tecnologia di miniaturizzazione a livello atomico e ci imbattiamo nelle barriere delle leggi della fisica.

Nel frattempo, con miliardi di transistor per chip, gli ingegneri che hanno lavorato su chip alcune generazioni fa, come i chip a 28 nanometri, riescono a malapena a soddisfare i requisiti per la progettazione dei chip degli odierni chip a 7 nanometri, dove la larghezza tra i circuiti è di sette miliardesimi di un metro.

“Questi sono puzzle tridimensionali”, ha detto Kittrell.

 

Con la crescente pressione per fornire nuovi chip più rapidamente che mai, gli ingegneri devono diventare sempre più efficienti. L’apprendimento automatico offre una risposta, ha affermato Kittrell.

Proprio come i dispositivi consumer “intelligenti” di oggi forniscono agli utenti informazioni a portata di mano, l’apprendimento automatico automatizza i processi di progettazione dei chip in modo che gli ingegneri possano completare i progetti in modo “intelligente”, più veloce e con meno errori. L’apprendimento automatico crea anche condizioni di parità per l’ingegneria, che tu sia un affermato operatore di semiconduttori, un’azienda al di fuori del settore che ha portato la progettazione di chip all’interno o una piccola startup.

“Ci sono stati alcuni perfezionamenti nel tempo per il design del chip, ma è stato sostanzialmente allo stesso modo. E così diventa sempre più complicato per un ingegnere portare un chip fino al completamento”, ha detto Kittrell. “Ad esempio, qualcuno che potrebbe essere molto bravo a costruire chip a 28 nanometri avrà un’enorme curva di apprendimento per realizzare un chip a cinque nanometri oggi. La tecnologia è cambiata così tanto”.

Cerebrus non sostituisce il flusso degli strumenti e il modo in cui gli umani interagiscono con gli strumenti. Ma funziona come assistente alla guida, ha detto Kittrell.

“Potenza, prestazioni e area sono sempre gli obiettivi chiave che chiunque persegue ogni volta che realizza un chip”, ha affermato Kittrell. “Deve essere producibile. Ma dopo, c’è una stretta su potenza, prestazioni e area. E così usiamo l’apprendimento per rinforzo nel nostro strumento Cerebrus. Controlla lo strumento e fa esperimenti per l’ingegnere al fine di trovare la soluzione migliore”.

 
L’apprendimento automatico non sta minacciando il lavoro degli ingegneri di chip, che sono più ricercati che mai, ha affermato Kittrell. Invece di sostituirli, l’apprendimento automatico è diventato un “aiutante” per gli ingegneri, riducendo i tempi di accelerazione dell’apprendimento e gestendo automaticamente molte attività di ingegneria tradizionali.

“Questo è un esempio in cui migliora la produttività dell’ingegnere fornendo allo stesso tempo migliori prestazioni di potenza”, ha affermato Kittrell.

Cerebrus utilizza una tecnologia di apprendimento automatico unica per guidare il flusso di implementazione di Cadence RTL-to-signoff. Qui l’ingegnere progetta a un livello di astrazione in cui può comprendere il flusso logico degli elettroni attraverso un chip. Gli strumenti precedenti di Cadence avrebbero preso il flusso logico e lo avrebbero convertito nel layout fisico del chip. Il livello logico è il livello di trasferimento del registro e viene convertito negli strumenti di approvazione finali e nell’effettivo posizionamento e instradamento del cablaggio in un chip. Esistono spesso diversi modi per implementare un design logico in un layout fisico e l’ottimizzazione può far risparmiare molto materiale, energia e costi.

Un ingegnere può gestire questa parte del progetto in un solo passaggio. Ma Cerebrus può fare un altro tentativo e migliorare i risultati. L’ingegnere consegna il progetto finale in un formato di database denominato GDSII, quindi si passa alla produzione.

“C’è sempre una spinta per trovare un modo per ottimizzare potenza, prestazioni e area. Questo può richiedere molto tempo nel processo di progettazione. Ed è qui che Cerebrus può aiutare. Può portare un elenco di qualsiasi cosa all’interno di RTL a GDSII e fare esperimenti.

“Non è necessario dedicare molto tempo alla formazione iniziale di un modello per iniziare. Fin dall’inizio, Cerebrus può iniziare a fare ricerche in base al tuo vettore e al tuo design, e in poche esecuzioni [it] può trovare una soluzione migliore”, ha affermato Kittrell.

 

Una volta terminato, il progettista del chip consegna il progetto agli ingegneri di fabbrica. All’interno di una fabbrica di chip, ci sono centinaia di passaggi che sono come una catena di montaggio per costruire un chip uno strato di materiale alla volta. La robotica gestisce molte delle attività, ma l’apprendimento automatico è stato applicato anche alle gigantesche macchine hardware che modellano i materiali sopra i chip. Questo è ciò che serve per portare l’ultimo Nintendo Switch o PlayStation 5 nelle mani del giocatore della tua famiglia.

I risultati sono quelli menzionati in precedenza e possono aiutare molte diverse applicazioni di chip nei consumatori, nell’informatica iperscale, nelle comunicazioni 5G, nel settore automobilistico e nella progettazione mobile, ha affermato Cadence. Ridimensiona le risorse ingegneristiche per gestire più progetti o progetti più grandi.

Cadence ha già implementato lo strumento in oltre una dozzina di sedi dei clienti in tutte queste applicazioni, ha affermato Kittrell. Ora l’azienda mette lo strumento a disposizione di tutti i clienti.

Cerebrus fa parte del più ampio flusso digitale di strumenti Cadence. L’apprendimento automatico può rafforzare gli ingegneri, considerando soluzioni che gli umani potrebbero non esplorare. Consente inoltre di applicare automaticamente le conoscenze di progettazione ai progetti futuri e alleggerisce il lavoro degli esseri umani. Consente l’elaborazione distribuita, con migliori design on-premise o basati su cloud.

Satoshi Shibatani, cliente di Renesas, ha dichiarato in una dichiarazione che l’ottimizzazione del flusso di progettazione automatizzata è fondamentale per realizzare rapidamente i prodotti e ha affermato che Cerebrus ha migliorato le prestazioni di progettazione di oltre il 10%. Quindi la sua azienda sta adottando la tecnologia per i suoi ultimi progetti. Il vicepresidente della tecnologia di progettazione Samsung, Sangyun Kim, ha affermato che Samsung Foundry ha utilizzato lo strumento Cerebrus e ha riscontrato una riduzione della potenza dell’8% nel suo chip e una tempistica migliore del 50%, che ha migliorato le prestazioni complessive.

Ci è voluto un po’ di tempo prima che l’apprendimento automatico abbia un impatto sulla progettazione dei chip, ma è difficile trovare un settore che non abbia un impatto.

Top

Utilizzando il sito, accetti l'utilizzo dei cookie da parte nostra. maggiori informazioni

Questo sito utilizza i cookie per fornire la migliore esperienza di navigazione possibile. Continuando a utilizzare questo sito senza modificare le impostazioni dei cookie o cliccando su "Accetta" permetti il loro utilizzo.

Chiudi